webinar register page

Webinar banner
הטמעת אלגוריתמי עיבוד אות על FPGA ע"י יצירת קוד HDL אוטומטית
כיצד להאיץ את תהליך הטמעת קוד החומרה ובדיקת
האלגוריתם שלך על FPGA

בוובינר זה יסביר רון איליזרוב, כיצד לייצר בקלות קוד HDL קריא וסינתזבילי מאלגוריתמים. קוד ה-HDL זה מתאים הן לבניית אבטיפוס על ASIC או FPGA, והן עבור ייצור.

התהליך שיוצג כולל:
• כיצד לייצר אלגוריתם שכולל סטרימינג של מידע בעזרת Simulink
• מימוש ארכיטקטורת חומרה
• המרה אוטומטית (או ידנית) ל-Fixed Point
• יצירה וסינתזה של קוד HDL בכמה לחיצות עכבר.

Nov 17, 2020 10:30 AM in Jerusalem

Webinar logo
* Required information
Loading

By registering, I agree to the Privacy Statement and Terms of Service.

Register